第一章 计算机系统结构的基本概念

考点1.1：计算机系统结构的概念，特别是层次结构。

计算机系统结构概念的实质是确定计算机系统中软、硬件的界面，界面之上是软件实现的功能，界面之下是硬件和固件实现的功能。

从计算机语言的角度

L6应用语言虚拟机 计算机满足某种用途专门设计，程序由应用程序包翻译到L5
L5 高级语言虚拟机 C/C++等，程序由编译器翻译到L4或L3上
L4汇编语言虚拟机 程序由汇编程序翻译成L2和L3上的语言，再由相应计算机实现
L3 操作系统虚拟机 指令集由传统机器级指令和操作系统级指令组成，程序在L2和L3解释执行
L2 传统机器级 程序在L1的微程序上解释执行，由微程序解释指令集的过程又称为仿真
L1 微程序机器级 计算机硬件设计人员编写微指令由硬件解释实现

L1-L3是用解释的方式实现，L4-L6则是用翻译 的方式实现

翻译和解释的区别

  • 翻译是指把L(i+1)程序全部转化为L(i)程序，然后去执行新产生的L(i)程序，L(i+1)程序不会再被访问
  • 解释是每当一条L(i+1)指令被译码后，就去执行一串等效的L(i)指令，然后再去取下一条L(i+1)指令，重复执行
  • 解释执行比执行编译后生成的代码所花的时间多，但占用的存储空间较少

考点1.2：计算机系统结构的发展，冯诺依曼结构，软件、器件等对系统结构的影响

冯诺依曼结构是什么和特点

组成: 运算器、存储器、控制器、输入设备、输出设备

特点：（重点）

  1. 计算机以运算器为中心
  2. 在存储器中，指令和数据同等对待
  3. 存储器是按地址访问、按顺序线性编址的一维结构，单元位数固定
  4. 指令的执行顺序是顺序的，按照在存储器中存放的顺序执行
  5. 指令由操作码和地址码组成
  6. 指令和数据均以二进制编码表示，采用二进制运算

软件对系统结构的影响

对于新型号的计算机，用户希望以前购买的软件依旧可以被使用，这需要新的计算机有可移植性。实现可移植性的三种方式：

  • 系列机
  • 模拟和仿真
  • 统一高级语言

器件发展对系统结构的影响

VLSI 技术的发展速度很快，早期由于芯片价格昂贵和集成度的限制，许多高性能系统结构无法实现，而现在则不仅能够在高性能计算机中实现，而且也能应用到个人计算机中

分代 器件特征 系统结构特征 软件技术特征
第一代 电子管和继电器 存储程序计算机程序控制I/O 机器语言 汇编语言
第二代 晶体管、磁芯印刷电路 浮点数据表示 寻址技术 中断、I/O处理机 高级语言和编译批处理监控系统
第三代 SSI MSI 多层印刷电路微程序 流水线、Cache 先行处理 系列机 多道程序 分时操作系统
第四代 LSI VLSI 半导体存储器 向量分布 分布式存储器 并行与分布处理
第五代 高性能微处理器 高密度电路 对称式多处理机 大规模、可扩展并行与分布处理

考点1.3：计算机系统结构的分类：特别是冯式分类法和费林分类法

1.3计算机系统结构的Flynn分类法是按什么分类的？共分为哪几类？

按照指令流和数据流的多倍性进行分类的，分为单指令单数据流SISD，单指令多数据流SIMD、多指令单数据流MISD、多指令多数据流MIMD

补充：冯氏分类法

按系统最大并行度分类

  • 字串位串WSBS
  • 字并位串WPBS
  • 字串位并WSBP
  • 字并位并WPBP

考点1.4：并行性的概念以及提高并行性的三种方法。

概念：是指计算机系统在同一时刻或同一时间间隔内进行多种运算或操作。包括同时性和并发性。时间上存在相互重叠就存在并行性。

实现并行的一个途径是在组成上引入并行和重叠技术，实现并行主存系统。

并行性的不同等级：

处理数据角度上：

  1. 字串位串
  2. 字串位并
  3. 字并位串
  4. 字并位并

执行程序角度上

  1. 指令内部并行
  2. 指令级并行
  3. 线程级并行
  4. 任务级并行
  5. 作业级并行

提高并行性的技术途径

  1. 时间重叠
  2. 资源重复
  3. 资源共享

在发展高性能单处理机的过程中，起主导作用的是时间重叠原理

考点1.5：定量分析技术，要掌握如何计算评估计算机的性能。

定量分析技术

计算机系统设计的原则和定量原理

  • 以经常性事件为重点
  • Amdahl定律
  • CPU性能公式
  • 程序的局部性原理（时间和空间局部性）

计算机系统的性能评测

  • 执行时间和吞吐量

  • 基准程序

    • 基准程序用于测试和比较性能

  • 性能比较

    • 总执行时间，可以直接用计算机执行所有测试程序的总时间来比较各不同机器的性能
    • 加权执行时间

Amdahl定理

内容：加快某部件执行速度所能获得的系统性能加速比，受限制该部件的执行时间占系统中总执行时间的百分比。如果仅对计算任务中的一部分进行性能改进，则改进得越多所得到的总体性能的提升就越有限。

加速比定义（重点）

$加速比=\frac{1}{(1-可改进比例)+\frac{可改进比例}{部件加速比}}$

CPU性能公式（重点）

CPU时间=IC×CPI ×时钟周期时间

IC：指令个数

CPI：平均指令周期数

作业

1.2说明计算机系统结构、计算机组成与计算机实现之间的相互关系

设计主存系统时，确定主存容量、编址方式、寻址范围等属于计算机系统结构范围，确定主存周期、逻辑上是否采用并行主存、逻辑设计等属于计算机组成范围，而对于旋转存储芯片类型、微组装技术、线路设计等属于计算机实现范围

计算机组成是计算机系统结构的逻辑实现。计算机实现是计算机组成的物理实现。一种系统结构可以有多种组成。一种组成可以有多种实现

1.3计算机系统结构的Flynn分类法是按什么分类的？共分为哪几类？

按照指令流和数据流的多倍性进行分类的，分为单指令单数据流SISD，单指令多数据流SIMD、多指令单数据流MISD、多指令多数据流MIMD

1.4计算机系统设计中经常使用的设计原则和定量原理是什么？说出它们的含义（重点）

  1. 以经常事件为重点，对于经常发生的情况，赋予它优先的处理权和资源使用权
  2. Amdahl定律，加快某部件执行速度所获得的系统性能加速比，受限于该部件的执行时间占系统总时间的百分比
  3. CPU性能公式
  4. 程序局部性原理，程序在执行时所访问地址的分布不是随机的，而是相对簇聚

1.5从执行程序的角度和处理数据的角度来看，计算机系统中的并行性等级从低到高可分为哪几级？

字串位串（不存在并行性）、字串位并（开始出现并行性）、字并位串（较高的并行性）、全并行（最高的并行）

指令级内部并行、指令集并行、线程级并行、任务级并行、作业级并行

1.6、1.7、1.8（重点）

第二章 计算机指令集结构

指令集的基本要求：完整性、规整性、高效率和兼容性

指令集结构

堆栈结构、累加器结构、通用寄存器结构（根据操作数的来源不同分为寄存器-存储器结构，寄存器-寄存器结构）

通用寄存器的优点：

  1. 寄存器的访问速度比存储器快
  2. 对于编译器而言，能更加容易、有效地分配和使用寄存器
  3. 寄存器可以用来存放变量

考点2.1：指令集结构的功能设计：CISC和RISC的各自特点及优缺点。

RISC和CISC的特点和区别

  • CISC的策略是增强指令功能，把越来越多的功能交由硬件来实现，指令的数量也是越来越多
  • RISC的策略则是尽可能地把指令集简化、不仅指令的条数少，而且指令的功能也比较简单
比较内容 CISC RISC
指令格式 变长编码 定长编码
寻址方式 各种都有 只有load/store指令可以访存
CPI 远远大于1 为1

CISC指令集结构的功能设计

  1. 面向目标程序增强指令功能
  2. 面向高级语言的优化实现来改进指令集
  3. 面向操作系统的优化实现改进指令集

2.6 CISC的缺点

  1. 各种指令的使用频率相差悬殊
  2. 指令集的复杂性使得计算机系统结构变得复杂，增加了研制时间和成本，还容易造成设计错误
  3. 不利于单片集成
  4. 运行速度慢
  5. 不利于采用流水技术来提高系统的性能

2.7简述RISC指令集结构的设计原则

  1. 选取使用频率最高的指令，并补充一些最有用的指令
  2. 每条指令功能应尽可能简单，并在一个机器周期内完成
  3. 所有指令长度均相同
  4. 只有load和store操作指令才可以访问存储器
  5. 以简单、有效的方式支持高级语言

考点2.2：指令系统的设计包括哪些？

2.5指令集结构设计所涉及的内容有哪些？

  1. 指令集功能设计。分为RISC 和CISC
  2. 寻址方式的设计。可以通过基准程序进行测试统计，根据使用频率来设置必要的寻址方式
  3. 操作数表示和操作数类型。浮点型数据类型、整数数据类型、字符型等
  4. 寻址方式的表达。可以将寻址方式编码与操作码中，也可以将寻址方式作为一个单独的字段表示
  5. 指令格式的设计。有变长编码格式、定长编码、混合编码

考点2.3：MIPS指令流水线的实现要有个基本认识。

MIPS指令（比较重要）P82

MIPS 流水线的实现（分成了哪些阶段5个、这些指令是如何去控制这些指令的执行的） 3.37图也是重点

  1. 取指令(IF)周期
  2. 指令译码/读寄存器(ID)周期
  3. 执行/有效地址计算(EX) 周期
  4. 存储器访问/分支完成(MEM)周期
  5. 写回(WB)周期

作业

2.2 区分不同指令集结构的主要因素是什么？根据这个主要因素可将指令集结构分为哪3类？

CPU中用来存储操作数的存储单元

堆栈型结构、累加器结构和通用寄存器型结构

2.4指令集应该满足哪几个基本要求？

完整性、规整性、高效率和兼容性

2.5指令集结构设计所涉及的内容有哪些？

  1. 指令集功能设计。分为RISC 和CISC
  2. 寻址方式的设计。可以通过基准程序进行测试统计，根据使用频率来设置必要的寻址方式
  3. 操作数表示和操作数类型。浮点型数据类型、整数数据类型、字符型等
  4. 寻址方式的表达。可以将寻址方式编码与操作码中，也可以将寻址方式作为一个单独的字段表示
  5. 指令格式的设计。有变长编码格式、定长编码、混合编码

2.6 CISC的缺点

  1. 各种指令的使用频率相差悬殊
  2. 指令集的复杂性使得计算机系统结构变得复杂，增加了研制时间和成本，还容易造成设计错误
  3. 不利于单片集成
  4. 运行速度慢
  5. 不利于采用流水技术来提高系统的性能

2.7简述RISC指令集结构的设计原则

  1. 选取使用频率最高的指令，并补充一些最有用的指令
  2. 每条指令功能应尽可能简单，并在一个机器周期内完成
  3. 所有指令长度均相同
  4. 只有load和store操作指令才可以访问存储器
  5. 以简单、有效的方式支持高级语言

2.9

2.11根据CPU性能公式，简述RISC和CISC的性能特点

CPU性能公式为 CPU时间 = IC × CPI × T

相同功能的CISC目标程序的指令条数少于RISC，但是CISC的 CPI 和 T 都大于 RISC ,所以 CISC 目标程序的执行时间比RISC 的更长。

第三章（流水线技术是重点）

考点3.1：流水线的基本概念

在计算机中，把一个重复的过程分解为若干个子过程，每个子过程由专门的功能部件来实现。将多个处理过程在时间上错开，依次通过各功能段，这样，每个子过程就可以与其他子过程并行进行，这就是流水线技术。

特点

  • 将一个大的处理功能部件分解为多个独立的功能部件，并依靠它们的并行工作来提高吞吐率
  • 各段的时间应尽可能相等
  • 每一段后面都要设计一个流水寄存器
  • 适合大量重复的时序过程
  • 需要有通过时间和排空时间（指第一个任务和最后一个任务进入流水线到流出结果的那个时间段）

流水线的分类

  1. 单功能流水线：只能完成一种固定功能的流水线：只能做加法

  2. 多功能流水线：流水线各段可以进行不同的连接，以实现不同的功能

    1. 静态流水线：要先做完加法，才能做乘法
    2. 动态流水线：加法还没结束时，乘法已经开始了

  3. 线性流水线与非线性流水线：按照是否有反馈回路分类的

考点3.2：流水线的性能指标

衡量流水线性能的主要指标有：吞吐量、加速比和效率

吞吐量(TP)是指在单位时间内流水线所完成的任务数量或输出结果的数量

加速比S是指使用顺序处理方式处理一批任务所用的时间与按流水处理方式处理同一批任务所用的时间之比

效率E是指流水线中的设备实现使用时间与整个运行时间的比值

流水线所带来的问题（指令相关性造成的冲突)

  1. 瓶颈问题
  2. 流水线的额外开销（流水寄存器延迟和时钟偏移开销）
  3. 冲突问题（如果流水线中的指令或数据之间存在关联，则它们可能要相互等待，引起访问冲突，造成流水线的停顿）

考点3.3：流水线的相关与冲突

相关的三种类型：数据相关（真相关）、名相关（反相关，输出相关）、控制相关

流水线冲突

是指对于具体的流水线来说，由于相关的存在，使得指令流中的下一条指令不能在指定的时钟周期开始执行

分为三种类型：结构冲突、数据冲突、控制冲突

  1. 结构冲突：因硬件资源满足不了指令重叠执行的要求而发生的冲突
  2. 数据冲突：需要用到前面指令的执行结果而发生的冲突
  3. 控制冲突：流水线遇到分支指令和其他会改变PC值的指令所引起的冲突。

数据冲突包含3种：

  • 写后读冲突RAW
  • 读后写冲突WAR
  • 写后写冲突WAW

MIPS指令（比较重要）P82

MIPS 流水线的实现（分成了哪些阶段5个、这些指令是如何去控制这些指令的执行的） 3.37图也是重点

  1. 取指令(IF)周期
  2. 指令译码/读寄存器(ID)周期
  3. 执行/有效地址计算(EX) 周期
  4. 存储器访问/分支完成(MEM)周期
  5. 写回(WB)周期

考点3.4：流水线的性能计算

3.11

作业

3.2 简述流水线技术的特点

  1. 把一个大的处理功能部件分解为多个独立的功能部件，依靠它们的并行工作来提高吞吐率
  2. 各段的时间应尽可能相等，否则将引起流水线堵塞和断流
  3. 每一个功能部件后都有一个流水寄存器
  4. 适用于大量重复的时序过程
  5. 有通过时间和排空时间。在这段时间都不是满负荷工作

3.4 解决流水线瓶颈问题有哪些常用方法？

细分瓶颈段和重复设置瓶颈段

3.6

3.11

第四章 指令级并行

考点4.1：指令级并行的概念

ILP是指指令之间存在的一种潜在的并行性，利用它，计算机可以并行执行两条或多条以上的指令。 开发ILP的途径有两种，一种是资源重复，通过重复设置多个处理部件，来实现同时执行多条指令；另一种是采用流水线技术，使指令重叠并行执行

2、如何应对冲突和提高效率，比如 动态调度和静态调度（两个差异）动态调度的优点

  • 指令调度是一种用来避免冲突的主要方法，但它并不改变相关
  • 为了保持程序执行的正确性，必须保持的最关键的两个属性是：数据流和异常行为

静态调度和动态调度

  1. 静态调度的流水线依靠编译器对代码进行静态调度，以减少相关和冲突。之所以称之为静态调度，是因为它不在程序执行的过程中而是编译期间进行代码调度和优化。
  2. 静态调度通过把相关的指令拉开“距离”来减少可能产生的停顿
  3. 动态调度是在程序的执行过程中，依靠专门硬件对代码进行调度
  4. 动态调度能够处理一些编译时情况不明的相关，并简化了编译器
  5. 使本来是面向某一流水线优化编译的代码在其他动态调度的流水线上也能高效地执行
  6. 动态调度的优点是以硬件复杂性的显著增加为代价的

考点4.2：什么是动态分支预测技术，具有什么优缺点。

动态分支预测技术（是什么、现在的代表性方法）

用硬件动态进行分支处理的方法是 在程序运行时，根据分支指令过去的表现来预测其将来的行为。如果分支行为发生了变化，预测结果也跟着改变，因此有更好地预测准确度和适应性。

目的：

  • 预测分支是否成功
  • 尽快找到分支目标地址

要解决的问题：

  • 如何记录分支的历史信息
  • 如何根据这些信息来预测分支的去向，甚至提前取出分支目标处的指令

方法：

  1. 采用分支历史表BHT

    1. 最简单的动态分支预测方法

  2. 采用分支目标缓冲器BTB

    1. 能够提供足够的指令流，相比于BHT，可以提前一拍（在IF段）知道分支目标地址，下一条指令地址、以及预测的结果

  3. 基于硬件的前瞻执行

    1. 硬件太复杂
    2. 对分支指令的结果进行猜测，然后按照这个猜测结果继续取、流出和执行后续的指令

考点4.3：循环展开和指令调度

减少这种附加的循环控制开销在程序执行时间中所占的比例，可以采用循环展开技术。

循环展开：把循环体的代码复制多次并按顺序排放，然后相应调整循环结束条件。这种技术给编译器进行指令调度提供了更大的空间，多次循环的代码可以一起调度，而且消除了中间的分支指令。

通过循环展开、寄存器重命名和指令调度，可以有效地开发出指令级并行。

循环展开和指令调度时要注意以下几个方面

  1. 保证正确性
  2. 注意有效性
  3. 使用不同的寄存器
  4. 删除多余的测试指令和分支指令
  5. 注意对存储器数据的相关性分析
  6. 注意新的相关性

作业

简述Tomasulo算法的基本思想

  1. 记录和检测指令相关，操作数一旦就绪就立即执行，把发生RAW冲突的可能性减小到最小
  2. 通过寄存器换名来消除WAR冲突和WAW冲突。寄存器换名是通过保留站来实现，它保存等待流出和正在流出指令所需要的操作数

4.4

4.5

第五章 存储系统的层次结构

考点5.1：存储系统的层次结构

三级存储系统

采用Cache、主存储器和磁盘存储器构成的三级存储系统。这个存储系统可以看成是由“Cache-主存”层次和“主存-辅存”层次构成的系统

5.2 简述“Cache-主存”层次与“主存-辅存”层次的区别

CACHE-主存 主存-辅存
目的 为了弥补主存速度的不足 为了弥补主存容量的不足
存储管理的实现 全部由专用硬件实现 主要由软件实现
访问速度的比值 几比一 几万比一
典型的块大小 几十个字节 几百到几千个字节
CPU对第二级的访问方式 可直接访问 均通过第一级
失效时CPU是否切换 不切换 切换到其他进程

主存和辅存的设备有哪些（了解别名 如硬盘）

cache ：高速缓冲存储器

考点5.2：Cache基本知识，包括映像规则以及Cache的一些改进方法

cache部分很重要（cache的构造方式、映像规则和之间的优缺点、问题；最关键的是设计cache的时候保证CPU访问的命中率高、降低不命中，率采取什么思路来完成）

Cache 基本结构和原理

Cache 是按块进行管理的。Cache 和主存均被分割成大小相同的块，信息以块为单位调入Cache.

主存地址 块地址 块内偏移

Cache基本工作原理

  1. 当CPU要访问存储系统时，它先把地址送入主存地址寄存器
  2. 通过主存-Cache地址转换部件判断要访问的块是否已经在Cache,如果命中，就会把主存地址的块地址转为在Cache 中的块地址放入Cache地址寄存器，块内地址保持不变，然后用该地址去访问Cache，把得到的数据送入到CPU中
  3. 如果没有命中，就需要用主存地址去访问主存，把相应的块调入Cache中，继续 步骤2。

映像规则

目的：确定一个块从主存调入到Cache时可以放到哪些位置

分为三种

  • 全相连映像：主存的任一块可以被放入到Cache 的任意一个位置
  • 直接映像：主存的每一个块只能被放到Cache中的唯一的一个位置
  • 组相连映像：Cache 被等分为若干个组，每组由若干个块构成。 是直接映像和全相联映射的一种折中：一个主存块首先直接映射到唯一的一个组中，然后这个块可以被放入到这个组中的任意一个位置。n路组相连表示每个组中有n个块。n越大，Cache空间的利用率就高，块冲突的概率就越小，不命中率就低。
  • 全相连映射的不命中率最低，直接映射的不命中率最高
  • 从降低不命中率来看，n值越高越好，但是，n的增大会使Cache的实现复杂度和成本增加，它不一定可以使得整个计算机系统的性能提高

一致性问题往往出现在写操作方面，如何保证一致性，如何实现写策略。

不一致性问题：当处理机进行“写”访问时，往Cache写入新的数据后，则Cache中相应单元的内容已发生变化，而主存中该单元的内容却仍然是原来的。

写策略：

  1. 写直达法。是指不仅把数据写入Cache 中相应的块而且也写入下一级存储器
  2. 写回法。只把数据写入Cache中相应的块，不写入下一级存储器。这些最新的数据只有在相应的块被替换时，才被写回下一级存储器。会设置一个“修改位”，用于指示该块是否被修改过。当一个块被替换但是没有被修改过，就不必写回下一级存储器。
  3. 写回法的优点是速度快，写直达法的优点是易于实现，而且下一级存储器中的数据总是最新的。

Cache的容量比较小，所以Cache失效的原因在哪里，降低Cache不命中率的一些方法。

了解一下“减少cache不命中开销”、”“有哪些方法

改进Cache 性能方式：降低不命中率、减少不命中开销和减少命中时间

降低不命中率的方式

  • 增加Cache块的大小
  • 增加Cache 容量
  • 提高相联度

减少Cache不命中开销

  • 两级Cache

  • 让读不命中优先于写

  • 请求字处理技术

    ​

减少命中时间

  • 容量小，结构简单的Cache
  • 虚拟Cache
  • 追踪Cache

作业

5.2 简述“Cache-主存”层次与“主存-辅存”层次的区别

CACHE-主存 主存-辅存
目的 为了弥补主存速度的不足 为了弥补主存容量的不足
存储管理的实现 全部由专用硬件实现 主要由软件实现
访问速度的比值 几比一 几万比一
典型的块大小 几十个字节 几百到几千个字节
CPU对第二级的访问方式 可直接访问 均通过第一级
失效时CPU是否切换 不切换 切换到其他进程

5.7简述“虚拟索引+物理标识”Cache的基本思想。它有什么优缺点？

  1. 直接用虚地址中的页内位移作为访问Cache的索引，但标识的却是物理地址。CPU发出访存请求后，在进行虚实地址转换的同时，可并行进行标识的读取。在完成地址转换之后，再把得到的物理地址与标识进行比较
  2. 优点：有虚拟Cache 和物理Cache 的好处
  3. 局限性：Cache 容量受到限制

第六章 输入/输出系统

输入输出系统的作用是什么

是计算机系统中的一个重要组成部分，它完成计算机与外界的信息交换，或者给计算机提供大容量的外部存储器。

总线的设计方法

特性 高性能 低价格
总线独立性 独立的地址和数据总线 数据和地址分时共用同一套总线
数据总线宽度 越宽越快 越窄越便宜
传输块的大小 块越大总线开销越小 单字传送更简单
总线主设备数量 多个（需要仲裁） 单个（无须仲裁）
分离事务 采用，因为分离的请求包和回答包能提高总线带宽 不采用，因为持续连接成本更低，而且延迟更小
定时方式 同步 异步

选择同步还是异步：如果设备类型较少且距离较少，则宜采用同步总线，否则应采用异步总线。

考点6.1：通道处理机的作用和功能以及工作过程。

通道技术的作用和功能、种类

作用

  • 为了把对外设的管理工作从CPU中分离出来，使CPU摆脱繁重的输入/输出负担，也为了使设备能共享输入/输出接口
  • 由通道处理机来专门负责整个计算机系统的输入/输出工作

功能

  1. 接收CPU发来的I/O指令，并根据指令要求选择指定外设与通道相连接
  2. 执行通道程序
  3. 给出外设中要进行读/写操作的数据所在的地址
  4. 给出主存缓冲区的首地址
  5. 控制外设与主存缓冲区之间的数据传送的长度
  6. 指定传送工作结束时要进行的操作
  7. 检查外设的工作状态是否正常
  8. 在数据传送中完成必要的格式变换

种类

  1. 字节多路转换通道：通道以字节交叉方式轮流为外设提供服务
  2. 选择通道：每次只能选择一个外设工作
  3. 字组多路转换通道：控制多个外设设备并以组交叉的方式传输数据

工作过程

  1. 在用户程序中使用访管指令进行管理程序，由管理程序来编制一个通道程序，并且启动通道
  2. 通道处理机执行通道程序，完成指定的数据输入/输出工作
  3. 通道程序结束后向CPU发中断请求

作业

6.2RAID有哪些分级？各有何特点？

有六种

  1. RAID 0，把数据分布在多个盘上，非冗余阵列，无冗余信息

  2. RAID 1，使用双备份磁盘。每当把数据写入一个磁盘时，将该数据也写入到另一个冗余盘中，可靠性高，但是效率低

  3. RAID 2，交叉式汉明编码阵列。原理上比较优越，但冗余信息的开销太大，因此未被广泛应用

  4. ……..

6.3同步总线和异步总线各有什么优缺点？

同步总线

  • 总线上所有设备通过统一的总线系统时钟进行同步

  • 优点是成本低， 不需要设备之间互相确定时序逻辑

  • 缺点是总线操作必须以相同的速度运行

    ​

异步总线

  • 异步总线上的设备之间没有统一的系统时钟，设备自己内部定时。设备之间的信息传送用总线发送器和接收器来控制。
  • 优点是适用于更广泛的设备类型，扩充时不必担心时钟时序和时钟同步问题
  • 缺点是在传输中，异步总线需要额外的同步开销

6.4通道分为哪3种类型？它们分别为那种外围设备服务？

  • 字节多路转换通道。这是一种简单的共享通道，主要为多台低速或中速的外设服务
  • 字组多路转换通道，它适于为高速设备服务
  • 选择通道，它主要是为高速外设（如磁盘存储器等）服务的

第七章 互连网络

互联网络是干什么用的，基本概念

互联网络设计一种由开关元件按照一定拓扑结构和控制方式构成的网络，用来实现计算机系统中节点之间的相互连接。

三大要素：互连结构、开关元件和控制方式

考点7.1：互连网络的作用

互联网络已成为单指令流多数据流计算机和多指令流多数据流计算机的关键组成之一。随着各个领域对高性能计算的要求越来越高，多处理机和多计算机系统的规模越来越大，对处理器之间或处理机与存储模块之间的通信的速度和灵活度的要求也越来越高。因此，它对计算机系统的性能价格比有着决定性的影响。

静态互联、动态互联（交叉开关、多级互联网络）

  • 静态互联网络是指各节点之间有固定的连接通路，且在运行中不能改变的网络
  • 动态互联网络是指由交换开关构成，可按运行程序要求动态改变连接状态的网络

7.5要知道相关的消息传递机制，和应用在哪里（有印象）

作业

第八章 多处理机

考点8.1：并行处理面临的挑战。

  1. 有限的并行性
  2. 较大的通信开销

考点8.2：分布式共享存储器系统结构以及对称式共享存储系统结构的结构特点。

根据系统中处理器个数的多少，可把现有MIMD计算机分为两类,每一类代表了一种存储器的结构和互连策略。

  1. 第一类计算机采用集中式共享存储器结构，处理器数量少，各处理器可共享一个集中式的物理存储器。因为只有单一的主存，而且这个主存相对于各处理器的关系也是对称的，所以这类计算机经常称为对称式共享存储器多处理机SMP
  2. 第二类计算机是分布式共享存储器多处理机。在这类计算机中，存储器在物理上是分布的。它支持构建规模较大的多处理机系统。这种结构要求有高带宽的互连网络
    1. 如果大多数访存都是针对本地节点的存储器后，则可以降低对存储器和互连网络的带宽要求
    2. 对本地存储器的访问延迟事件小
    3. 处理器之间的通信较为复杂，且各处理器之间的访问延迟较大

消息传递机制用于多处理机的通讯，了解一下

对称式多处理结构、分布式多处理机结构

访问方式有哪些

多处理机机型的远程访问对计算机性能的影响（课堂上讲过一道例题，了解一下）

作业